Original document

BRANCHING FILTER

Patent number:

JP2004080233

Publication date:

2004-03-11

Inventor:

MURAMATSU KIYOSHIGE

Applicant:

MURATA MANUFACTURING CO

Classification:

- international:

H03H9/64; H03H9/72; H04B1/50; H03H9/00; H04B1/50; (IPC1-7): H03H9/72; H03H9/64;

H04B1/50

- european:

Application number: JP20020236229 20020814 Priority number(s): JP20020236229 20020814

View INPADOC patent family


Report a data error here

Abstract of JP2004080233

PROBLEM TO BE SOLVED: To provide a branching filter with a low profile that is downsized and has an excellent characteristic.

SOLUTION: A transmitter side filter 4 and a receiver side filter 6 whose center frequencies differ from each other are mounted in a package wherein a plurality of boards 7 are layered. At least one of the boards is provided with a matching element 2 for matching the phase between the transmitter side filter 4 and the receiver side filter 6 and a wiring connected to at least one of external terminals of the transmitter side filter 4 and the receiver side filter 6, and an electrode connected to the ground is provided between the matching element 2 and the wiring.

COPYRIGHT: (C)2004,JPO



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号

特**昭2004-80233** (P2004-80233A)

(43) 公開日 平成16年3月11日(2004.3.11)

(51) Int.C1.7		F I			テーマコード(参考)
нозн	9/72	нозн	9/72		5J097
нозн	9/64	нозн	9/64	Z	5KO11
H04B	1/50	HO4B	1/50		

審査請求 未請求 請求項の数 9 OL (全 11 頁)

		審查請求	未請求 請求項の数 9 OL (全 11 頁)
(21) 出願番号 (22) 出願日	特願2002-236229 (P2002-236229) 平成14年8月14日 (2002. 8.14)	(71) 出顧人	000006231 株式会社村田製作所 京都府長岡京市天神二丁目26番10号
		(74) 代理人	100080034 弁理士 原 謙三
		(72) 発明者	村松 清重 京部府長岡京市天神二丁目26番10号 株式会社村田製作所内
		Fターム (参	考) 5J097 AA29 BB15 KK09 KK10 5K011 BA03 DA21 DA27 DA28 EA01
			JA01 KA05
1 5	*		
•			


(54) 【発明の名称】分波器

(57)【要約】

【課題】低背化、小型化されているとともに、良好な特性を有する分波器を提供する。

【解決手段】複数の基板7が積層されているパッケージに、中心周波数の異なる送信側フィルタ4と受信側フィルタ4とが搭載されている。上記基板の少なくとも1つが、上記送信側フィルタ4と上記受信側フィルタ6との間の位相を整合する整合素子2と、上記送信側フィルタ4および受信側フィルタ6における外部端子の少なくとも1つに接続されている配線とを備え、さらに、前記整合素子2と前記配線との間に、グランドに接続されている電極を有する。

【選択図】 図1



【特許請求の範囲】

【請求項1】

複数の基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側 フィルタとが搭載されている分波器であって、

ト記基板の少なくとも1つが、

上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側 フィルタおよび受信側フィルタにおける外部端子の少なくとも1つに接続されている配線 とを備え、

さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えていること を特徴とする分波器。

【請求項2】

複数の基板が前記遅延線を備えるとともに、複数の基板が前記配線を備えており、 遅延線を備えている或る基板と、該遅延線とが積層方向で重なっている配線を備えている 別の基板との間に位置する基板が、該遅延線と該配線とを分離するようにグランドに接続 された電極を備えていることを特徴とする請求項1に記載の分波器。

【請求項3】

前記配線は、送信側フィルタの入力用外部端子に接続されていることを特徴とする請求項 1または2に記載の分波器。

【請求項4】

上記基板の少なくとも1つが、上記送信側フィルタの外部端子に接続されている配線と、 上記受信側フィルタの外部端子に接続されている配線との間に、上記遅延線を備えている ことを特徴とする請求項1ないし3のいずれか1項に記載の分波器。

【請求項5】

上記基板の少なくとも1つが、上記送信側フィルタの外部端子に接続されている配線と、 上記受信側フィルタの外部端子に接続されている配線との間に、グランドに接続された電 極を備えていることを特徴とする請求項1ないし4のいずれか1項に記載の分波器。

【請求項6】

前記配線は、ビアホールで形成されていることを特徴とする請求項1ないし5のいずれか 1項に記載の分波器。

【請求項7】

前記送信側フィルタおよび受信側フィルタとパッケージに備えられている外部電極とは、 前記ビアホールを介して接続されていることを特徴とする請求項6に記載の分波器。

【請求項8】

前記ビアホールは、各基板の外周付近に配置されていることを特徴とする請求項6または 7に記載の分波器。

【請求項9】

前記送信側フィルタおよび受信側フィルタは、弾性表面波フィルタであることを特徴とす る請求項1ないし8のいずれか1項に記載の分波器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、パッケージングされた分波器に関し、特に、弾性表面波素子を用いるパッケー ジングされた分波器に関するものである。

[0002]

【従来の技術】

近年の電子機器では、多機能化、小型化、軽量化が進んでいる。それに伴い、電子部品に 対しても多機能化が要求されている。このような背景の中、携帯電話機等の通信装置に使 用される分波器に対しても同様に、さらなる低背化・小型化が要求されている。このよう な分波器は、少なくとも受信用フィルタおよび送信用フィルタを備え、これらフィルタに より必要な受信信号および送信信号のみを選択している。そして、上記分波器は、これら 50

30

40

20

受信信号と送信信号とが干渉しないように整合素子を備えている。

[0003]

上記分波器を低背化するためには、1)フィルタを薄くする、2)上記分波器のパッケージにおける上記フィルタが実装される部分を薄くする、2つの方法が挙げられる。しかしながら、上記1)の方法では、フィルタを薄くするのには製造上の限界があるため、2)の方法が有効である。

[0004]

特に、パッケージに整合素子を内蔵する場合には、整合素子インピーダンスを調整するため、また整合素子間および整合素子と他の線路との相互干渉を抑制するために、整合素子間にグランド層を設けることが一般的に行われている。しかし、グランド層を設けるには 10 その分のセラミック層が必要であり、そのセラミック層が分波器の低背化を妨げていた。【0005】

この低背化を達成するために、例えば、特開2001-320260号公報(公開日:2001年11月16日公開)では、図6に示すように、整合回路11がレイヤ3およびレイヤ4に分割配置されている多層構造のパッケージを備える分波器が開示されている。この分波器では、遅延線からなる整合素子間にグランド層が形成されていない。そして、整合素子の線幅や位置、整合素子間の層厚みを調整することにより整合素子インピーダンスを任意の値に調整している。

[0006]

【発明が解決しようとする課題】

しかしながら、上記公報における構成では、整合素子と他の線路とが互いに隣合うことになる。これにより、整合素子と他の線路との間では、相互干渉が発生する。

[0007]

また、上記分波器を小型化するためには、3)パッケージに内蔵する整合素子を小型化する、4)整合素子と他の線路との間隔を縮め、省スペース化を図る、2つの方法が挙げられる。しかしながら、3)の方法では、整合素子は所定のインピーダンスで調整されるために、所定の長さが必要であるため、整合素子を形成する電極の線幅を細くし、整合素子間の層の厚さを薄くしなければならない。電極の線幅を細くする、または層の厚さを薄くするためには製造上の限界がある。さらに、電極の線幅を細くすると、線路の抵抗が大きくなり信号の伝達の損失が大きくなるという問題がある。また、4)の方法では、整合素子と他の線路との間の距離が縮まるため、相互干渉が発生するという問題がある。従って、3)の方法と、4)の方法とを併用したとしても、上記低背化の場合と同様に、整合素子と他の線路との間の相互干渉が発生する。

[0008]

特に、分波器において、整合素子とフィルタ入出力用外部端子に接続された電極との間に 相互干渉が発生すると、フィルタの減衰特性やアイソレーション特性が劣化するという問 題が生じる。

[0009]

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低背化、小型化されているとともに、良好な特性を有する分波器を提供することにある。

$[0\ 0\ 1\ 0]$

【課題を解決するための手段】

本発明の分波器は、上記課題を解決するために、複数の基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、上記基板の少なくとも1つが、上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも1つに接続されている配線とを備え、さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えていることを特徴としている。

[0011]

上記の構成によれば、上記グランドに接続されている電極により、遅延線と、上記いずれ 50

かのフィルタにおける入出力用の外部端子に接続された配線(信号ライン)との間に発生・ する相互干渉(結合)を抑制することができる。これにより、上記フィルタの減衰特性お よびアイソレーションを向上させることができ、分波器の特性を向上させることができる 。さらに、上記グランドに接続されている電極は、遅延線と同一の基板に形成されている ため、分波器を小型化することができる。

$[0\ 0\ 1\ 2]$

本発明の分波器は、上記の構成に加えて、複数の基板が前記遅延線を備えるとともに、複 数の基板が前記配線を備えており、遅延線を備えている或る基板と、該遅延線とが積層方 向で重なっている配線を備えている別の基板との間に位置する基板が、該遅延線と該配線 とを分離するようにグランドに接続された電極を備えていることが好ましい。

$[0\ 0\ 1\ 3\]$

上記の構成によれば、グランドに接続された電極により、異なる基板に備えられている遅 延線と、前記配線(信号ライン)との相互干渉(結合)を防止することができる。

また、本発明の分波器は、上記の構成に加えて、上記基板の少なくとも1つが、上記送信 側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続さ れている配線との間に、上記遅延線を備えていることが好ましい。

$[0\ 0\ 1\ 5]$

上記の構成によれば、遅延線により、受信側フィルタに接続された配線と、と送信側フィ ルタに接続された配線との間の距離をかせぐことができ、アイソレーションを向上させる 20 ことができる。

$[0\ 0\ 1\ 6\]$

また、本発明の分波器は、上記の構成に加えて、上記送信側フィルタおよび受信側フィル タにおける外部端子に接続されている配線を有する基板にて、上記送信側フィルタの外部 端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との 間にグランドに接続された電極を有することが好ましい。

[0017]

上記の構成によれば、グランドに接続された電極により、受信側フィルタに接続された配 線と、と送信側フィルタに接続された配線との間の距離をかせぐことができ、アイソレー ションを向上させることができる。

[0018]

また、前記配線は、ビアホールで形成されていることが好ましい。さらに、前記送信側フ ィルタおよび受信側フィルタとパッケージに備えられている外部電極とは、前記ビアホー ルを介して接続されていることが好ましい。そしてさらに、前記ビアホールは、各基板の 外周付近に配置されていることが好ましい。

[0019]

上記の構成によれば、ビアホールにすることにより、ビアホールと遅延線とは、平面(遅 延線)と点(ビアホール)でしか結合できないので、アイソレーションを向上させること ができる。

40

[0020]

また、本発明の分波器は、前記送信側フィルタおよび受信側フィルタが、弾性表面波フィ ルタであることが好ましい。

[0021]

【発明の実施の形態】

[実施の形態1]

本発明の実施の一形態について、図1ないし図5に基づいて説明すれば、以下の通りであ る。

[0022]

本発明の分波器 9 は、図 1 に示すように、アンテナ外部端子(A N T端子) 1 に接続され た整合素子2と、整合素子2と送信側外部端子(Tx端子)3との間に設けられた送信側 50

フィルタ4と、整合素子2と受信側外部端子(Rx端子)5との間に設けられた受信側フィルタ6とを有している。また、送信側フィルタ4および受信側フィルタ6は、通過帯域が互いに相違する(中心周波数の異なる)ように設定されている。さらに、上記分波器9は、複数のセラミック基板(多層セラミック基板)7とリッド8とからなるパッケージを備えている。この複数のセラミック基板7には、アンテナ外部端子1、上記整合素子2、送信側外部端子3、および受信側外部端子5が形成されている。上記整合素子2は、送信側フィルタ4と受信側フィルタ6との位相整合させるものであり、本実施の形態では、上記整合素子2は、遅延線である。

[0023]

さらに、この複数のセラミック基板7は、空洞を備え、この空洞に送信側フィルタ4およ 10 び受信側フィルタ6を有している。送信側フィルタ4および受信側フィルタ6は、フェースダウンボンディングにより、上記複数のセラミック基板7に形成されている回路となる線路に接続されている。これにより、送信側フィルタ4および受信側フィルタ6は、アンテナ外部端子1、上記整合素子2、受信側外部端子3、および送信側外部端子5に接続されている。また、上記整合素子2は、上記複数のセラミック基板7において、異なるセラミック基板に分割されて形成されている。これは、上記整合素子2における所望の特性を得るための長さを確保するためである。

[0024]

より詳細には、送信側外部接続端子3は、回路Eにより送信側フィルタ4に接続されている。この送信側フィルタ4は、回路Dによりアンテナ外部接続端子1に接続されている。このアンテナ外部接続端子1は回路Cにより整合素子2に接続され、この整合素子2は受信側フィルタ6に回路Bを介して接続されている。この受信側フィルタ6は、回路Aにより受信側外部接続端子5に接続されている。

[0025]

本実施の形態にかかる分波器の回路図を図2に示す。本実施の形態では、送信側フィルタ4は、弾性表面波フィルタであり、各直列共振子111a~111cと、各並列共振子112a、112bとをラダー型に備えている。上記送信側フィルタ4は、入力側は直列共振子111cで終わっていることより、いわゆる下字型構成となっている。また、各並列共振子112a、112bはインダクタンスを介して接地されている。

[0026]

また、受信側フィルタ6は、弾性表面波フィルタであり、各並列共振子212a、212b、212c、および各直列共振子211a、211bをラダー型に備えている。上記受信側フィルタ6は、入力側は並列共振子212aで始まり、出力側は並列共振子212cで終わっていることより、いわゆるπ字型構成となっている。また、上記各並列共振子212a、212b、212cは、それぞれ接地されている。

[0027]

ここで、上記分波器について、パッケージにおける複数のセラミック基板7が、図3に示すように、4層のセラミック基板101~104を積層している場合を例に挙げてより詳細に説明する。

[0028]

上記分波器のパッケージは、図4に示すように、セラミック基板101~104の4層からなっている。ここで、セラミック基板104にはパターンが両面に施されており、他のセラミック基板101からセラミック基板10 セラミック基板101~103には上面(セラミック基板101からセラミック基板10 4まで上から順に積層した場合の各セラミック基板の上側の面)にのみパターンが施されている。また、セラミック基板104の上面を104aとし、下面を104bとしている

[0029]

上記セラミック基板101は、中央に四角形状の開口(空洞)を有し、その他の上面には、グランド電極10を備えている。さらに、上記セラミック基板101は、ビアホール3 50

11~314を備えている。

[0030]

上記セラミック基板102は、グランド電極20a~20c、送信側フィルタ接続端子2 1、22、受信側フィルタ接続端子23、24、およびインダクタンス電極25、26を 備えている。また、送信側フィルタ接続端子21、22、受信側フィルタ接続端子23、 24は、上記セラミック基板101とセラミック基板102とを積層したときに、セラミ ック基板101の開口から露出するように形成されている。さらに、上記セラミック基板 102は、ビアホール311a~314a、321~328を備えている。

[0031]

上記セラミック基板103は、整合素子電極2a、隔離電極31a、31b、接続電極3 10 2~37を備えている。さらに、上記セラミック基板103は、ビアホール311b~3 14 b、331~338を備えている。

[0032]

上記セラミック基板104は、上面104aに、整合素子電極2b、隔離電極41、およ び接続電極42~49を備えている。さらに、上記セラミック基板104は、ビアホール 341~352を備えている。

[0033]

上記セラミック基板104は、下面104bに、アンテナ外部接続端子1、送信側外部接 続端子3、受信側外部接続端子5、およびグランド電極40を備えている。また、上記ビ アホール341~351はアンテナ外部接続端子1、送信側外部接続端子3、受信側外部 20 接続端子5、およびグランド電極40に接続されている。さらに、上記下面104bにお いてグランド電極40は、絶縁性樹脂により覆われている。

[0034]

上記各セラミック基板101~104は積層され、パッケージを形成する。そして、上記 セラミック基板101の開口において、送信側フィルタ4および受信側フィルタ6が、そ れぞれ、セラミック基板102の送信側フィルタ接続端子21、22および受信側フィル 夕接続端子23、24に接続され、実装される。

[0035]

次いで、各セラミック基板101~104における相互の接続について図1、図2および 図4を参照しながら説明する。

[0036]

送信側外部接続端子3は、ビアホール348、336を介して接続電極36に接続されて おり、この接続電極36にはビアホール327を介して、送信側フィルタ接続端子22に 接続されている。そして、この送信側フィルタ接続端子22には、送信側フィルタ4に接 続される。つまり、上記送信側外部接続端子3から送信側フィルタ接続端子22までが、 回路Eに相当する。

[0037]

また、送信側フィルタ4は、もう一方の送信側フィルタ接続端子21に接続される。この 送信側フィルタ接続端子21は、ビアホール321、321a、351を介してアンテナ 外部接続端子1に接続されている。つまり、上記送信側フィルタ接続端子21からアンテ 40 ナ外部接続端子1までが、回路Dに相当する。

[0038]

さらに、上記送信側フィルタ4における並列共振子112a、112bは、それぞれイン ダクタンス電極25、26に接続されている。インダクタンス電極25、26は、ビアホ ール328b、328aを介して接続電極37に接続され、さらにビアホール337を介 して接続電極48に接続されており、最終的にビアホール349を介してグランド電極4 0に接続されている。つまり、上記送信側フィルタ4における並列共振子112a、11 2 b は、インダクタンスを介してグランド接地されている。

[0039]

また、アンテナ外部接続端子1は、ビアホール351を介して整合素子電極2bに接続さ 50

れている。この整合素子電極2bはビアホール338を介して整合素子電極2aに接続されている。この整合素子電極2aは、ビアホール322を介して受信側フィルタ接続端子24に接続されている。この受信側フィルタ接続端子24には、受信側フィルタ6が接続される。上記整合素子電極2a、2bにより、整合素子2が形成されることになる。また、アンテナ外部接続端子1から整合素子電極2bまでが回路Cに相当し、整合素子電極2aから受信側フィルタ接続端子6までが回路Bに相当する。

[0040]

また、受信側フィルタ4は、もう一方の受信側フィルタ接続端子23に接続される。この送信側フィルタ接続端子23は、ビアホール324を介して接続電極33に接続され、この接続電極33はビアホール332を介して接続電極44に接続され、342を介して接続電極44、ひいては受信側外部接続端子5に接続されている。つまり受信側フィルタ接続端子23から受信側外部接続端子5までが回路Aに相当する。

[0041]

また、上記受信側フィルタ4における並列共振子212a、212b、212cは、グランド電極20a、20b、20cにそれぞれ接続されている。

[0042]

上記グランド電極20aは、ビアホール311a、311bを介して接続電極42に接続されており、この接続電極42は、ビアホール352を介してグランド電極40に接続されている。さらに、上記グランド電極20aは、ビアホール326a、326b介して接続電極35に接続されている。この接続電極35は、ビアホール335a、335bを介²⁰して接続電極47に接続されている。そして、上記接続電極47は、ビアホール346を介してグランド電極40に接続されている。またさらに、上記グランド電極20aは、ビアホール311を介してグランド電極10に接続されている。

[0043]

また、上記グランド電極20bは、ビアホール325a、325bを介して接続電極34に接続されている。さらに、上記接続電極34は、ビアホール334a、334bを介して接続電極46に接続されている。そして、この接続電極46は、ビアホール344、345を介してグランド電極40に接続されている。

[0044]

また、上記グランド電極20cは、ビアホール323a、323bを介して接続電極32 に接続されている。さらに、上記接続電極32は、ビアホール331を介して接続電極4 3に接続されている。そして、この接続電極43は、ビアホール341を介してグランド 電極40に接続されている。

[0045]

つまり、上記受信側フィルタ6における並列共振子212a、212b、212cは、それぞれ個別に接地されている。

[0046]

さらに、上記グランド電極40は、ビアホール352、343、347、350を介して、それぞれ接続電極42、45、50、49に接続され、さらにビアホール311b、312b、314b、313bを介し、ビアホール311a、312a、314a、3134aを介し、さらにビアホール311、312、314、313を介してグランド電極10と接続されている。

[0047]

上記の構成では、整合素子電極2aと、送信側外部接続端子3に直接接続されている接続電極36とが同一のセラミック基板103に設けられている。この場合、整合素子電極2aと接続電極36との間には、相互干渉が生じる。また、セラミック基板104では、整合素子電極2bとビアホール348との間に相互干渉が生じる。つまり、送信側フィルタの入力側において相互干渉が生じるため、減衰特性が劣化する。さらに整合素子においても相互干渉が生じるため、受信側フィルタにおける、アイソレーションが劣化してしまう

50

[0048]

そのため、本発明の分波器では、セラミック基板103において、整合素子電極2aと接 続電極36との間に隔離電極31aを備えている。これにより、整合素子電極2aと接続 電極36との間の相互干渉を防止することができる。また、セラミック基板104におい て、整合素子電極2bとビアホール348との間に隔離電極41を備えている。これによ り、整合素子電極2bとビアホール348との間の相互干渉を防止することができる。つ まり、上記隔離電極31aにより、セラミック基板103における二次元的相互干渉を防 止することができる。

[0049]

また、上記の構成では、セラミック基板102における送信側フィルタ接続端子22と、 セラミック基板104における整合素子電極2bとは、3次元的に重なっているため、相 互干渉が生じる。つまり、送信側フィルタの入力側において相互干渉が生じるため、減衰 特性が劣化する。さらに整合素子においても相互干渉が生じるため、受信側フィルタにお ける、アイソレーションが劣化してしまう。

[0050]

上記の送信側フィルタの減衰特性および受信側フィルタのアイソレーション特性について は、図5に示す。

[0051]

そこで、本発明の分波器 9 では、上記送信側フィルタ接続端子 2 2 と整合素子電極 2 b と を隔離するために、セラミック基板102とセラミック基板104との間のセラミック基 20 板103に隔離電極31bを備えている。この隔離電極31bは、上記送信側フィルタ接 続端子22と整合素子電極2bとが重なっている部分を確実に隔離することができる面積 であることが好ましい。この隔離電極31bにより、送信側フィルタ接続端子22と整合 素子電極2 b との間の相互干渉を防止することができる。つまり、上記隔離電極3 1 b に より、セラミック基板102におけると送信側フィルタ接続端子22とセラミック基板1 04における整合素子電極2bとにおける3次元的相互干渉を防止することができる。

[0052]なお、上記隔離電極31a、31b、41は、ビアホール347、314b、314a、 314を介してグランド電極10に接地されている。さらに、上記隔離電極31a、31 b、41は、ビアホール314a、347を介してグランド電極40に接地されている。

このように、フィルタに接続された端子と遅延線との間にグランドに接続された電極を形 [0053]成することで、挿入損失、アイソレーションが共に改善することが図5より分かる。

 $[0\ 0\ 5\ 4\]$

本実施の形態では、周波数の高い側のフィルタ(受信側フィルタ)には、隔離電極を形成 していない。これは、受信側フィルタの出力端は、並列共振子であり、この並列共振子が グランド電極に接続されているため、整合素子(遅延線)との相互干渉が少なくなってい るからである。

[0055]

本実施の形態では、分波器の低背化のために、整合素子としての遅延線の厚さを薄くする 40 。さらに、小型化のために、遅延線の幅をできるだけ細くすることが好ましいが、遅延線 の幅を細くした場合には、遅延線での損失が大きくなり特性面において好ましくない。そ こで、上記分波器では、所望の特性を得るために上記遅延線の幅をある程度太くする。し かしながら、上記遅延線を太くすると、この遅延線でのインピーダンスが低くなってしま い、所望の特性が得られないという問題が生じる。そこで、整合素子としての遅延線を、 異なるセラミック基板上において同じ方向に巻いている。これにより誘導性となり、遅延 性のインピーダンスを高くすることができ、所望の分波器の特性を得ることができる。

[0056]

また、フェースダウンボンディングにより、フィルタを実装する場合には、ワイヤボンデ ィングと比べて、低背化することができるが、電極配置の自由度が小さく、整合素子と、

上記フィルタの入出力端子に接続されるパッケージにおける電極との間の物理的距離が近くなる。そのため、上記整合素子とフィルタの入出力端子に接続される電極との間の相互干渉が生じ、分波器としての特性が劣化する。そこで、本実施の形態にかかる分波器では、上記整合素子とフィルタの入出力端子に接続される電極との間にグランド電極に接続された隔離電極を備えている。これにより、上記整合素子とフィルタの入出力端子に接続される電極との間の相互干渉を効果的に抑制することができる。

. 【0057】

また、本実施の形態では、基板103、104において、送信フィルタに接続される接続 配線36およびビアホール336、348と、受信フィルタに接続される接続配線33、 44およびビアホール332、342との間に整合素子が設けられており、隔離されてい ¹⁰ る。これにより、受信側フィルタの端子と送信側フィルタの端子との間の距離をかせぐこ とができ、アイソレーションを向上させることができる。

[0058]

また、本実施の形態では、基板102において、送信側フィルタ接続端子21、22と、受信側フィルタ接続端子23、24との間にグランド電極20aが設けられており、隔離されている。これにより、送信側フィルタ接続端子21、22と受信側フィルタ接続端子23、24との間の距離をかせぐことができ、アイソレーションを向上させることができる。

[0059]

【発明の効果】

本発明の分波器は、以上のように、基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、上記基板の少なくとも1つが、上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも1つに接続されている配線とを備え、さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えている構成である。

[0060]

上記の構成によれば、上記電極により、遅延線と、上記いずれかのフィルタにおける入出力用の外部端子に接続された配線(信号ライン)との間に発生する相互干渉(結合)を抑制することができる。これにより、上記フィルタの減衰特性およびアイソレーションを向 30 上させることができ、分波器の特性を向上させることができるという効果を奏する。さらに、上記電極は、遅延線と同一の基板に形成されているため、分波器を小型化することができるという効果を併せて奏する。


【図面の簡単な説明】

- 【図1】本発明の一実施形態にかかる分波器の概略構成図である。
- 【図2】上記分波器の概略回路図である。
- 【図3】上記分波器の多層セラミック基板からなるパッケージにおける一部断面図である
- 【図4】上記分波器のパッケージにおける各層のセラミック基板の平面図である。
- 【図5】上記分波器の各フィルタにおける、減衰特性およびアイソレーション特性を示す 40 グラフおよび挿入損失の周波数特性を示すグラフである。
- 【図 6 】従来の分波器において整合素子が作成される層のパターンを説明する図である。 【符号の説明】
- 1 アンテナ外部接続端子
- 2 整合素子
- 3 送信側外部接続端子
- 4 送信側フィルタ
- 5 受信側外部接続端子
- 6 受信側フィルタ
- 7 多層セラミック基板


20

50






【図2】





【図3】




LEST AVAILABLE CUPY

【図5】







BEST AVAILABLE COPY

